Memory Schematic Diagrams

Memory Module

128K Module
512K Module
1M Module
Memory Module pinout
TC518512 pinout
KM68V1000 pinout
Palm Computing's ROM pinout
TC7S08 pinout
Steve Simmon's Hardware Page

128 K Module inset ( Hi-res picture )

512 K Module inset ( Hi-res picture )

1M Module inset ( Hi-res picture )

Memory Module pinout

128K, 512K and 1M models

Pin	Signal	Pin	Signal	Pin	Signal	Pin	Signal
1	GND	19	A16	37	-RESET	55	D8
2	GND	20	A15	38	-DTACK	56	D9
3	CLK	21	A14	39	R/-W	57	D10
4	-RFSH	22	A13	40	-LDS	58	D11
5	IRQ3	23	A12	41	A0	59	D12
6	SPSRXD1	24	A11	42	-AS	60	D13
7	SPSCLK1	25	A10	43	-UDS	61	D14
8	SPSEN	26	A9	44	-OE	62	D15
9	VDD	27	A8	45	GND	63	VDD
10	VDD	28	A7	46	GND	64	VDD
11	NC	29	A6	47	D0	65	-LWE
12	A23	30	A5	48	D1	66	-UWE
13	A22	31	A4	49	D2	67	-CSA0 (ROM)
14	A21	32	A3	50	D3	68	-CSA1(RAM)
15	A20	33	A2	51	D4	69	-CSA2
16	A19	34	A1	52	D5	70	(? U51)
17	A18	35	GND	53	D6	71	GND
18	A17	36	TIN1	54	D7	72	GND

Back to top of this page

TC518512 pinout

512K x 8 bit Static RAM

Pin	Signal	Pin	Signal	Pin	Signal	Pin	Signal
1	A0	9	A4	17	D4	25	A12
2	A17	10	A3	18	D3	26	A10
3	A15	11	A2	19	D2	27	A9
4	A13	12	A1	20	D1	28	A14
5	A8	13	D7	21	D0	29	-WE
6	A7	14	D6	22	-CS	30	A18
7	A6	15	D5	23	A11	31	A16
8	A5	16	GND	24	-OE/RFSH	32	VDD

Back to top of this page

KM68V1000 pinout

128K x 8 bit Static RAM

Pin	Signal	Pin	Signal	Pin	Signal	Pin	Signal
1	A11	9	NC (-rfsh?)	17	A3	25	D4
2	A9	10	A16	18	A2	26	D3
3	A8	11	A14	19	A1	27	D2
4	A13	12	A12	20	A0	28	D1
5	-WE	13	A7	21	D7	29	D0
6	CS2	14	A6	22	D6	30	-CS1
7	A15	15	A5	23	D5	31	A10
8	VDD	16	A4	24	GND	32	-OE

Back to top of this page

Palm Computing's ROM pinout

256K x 16 bit ROM

Pin	Signal	Pin	Signal	Pin	Signal	Pin	Signal
1	NC	12	-CS0	23	VDD	34	A17
2	NC	13	GND	24	D4	35	A16
3	A18	14	-CS1	25	D12	36	A15
4	A8	15	D0	26	D5	37	A14
5	A7	16	D8	27	D13	38	A13
6	A6	17	D1	28	D6	39	A12
7	A5	18	D9	29	D14	40	A11
8	A4	19	D2	30	D7	41	A10
9	A3	20	D10	31	D15	42	A9
10	A2	21	D3	32	GND	43	NC
11	A1	22	D11	33	VDD	44	NC

Back to top of this page

TC7S08 pinout

Single 2 input AND gate

Pin	Signal
1	INPUT A
2	INPUT B
3	GND
4	OUTPUT
5	VDD

[ Back to top of this page ] [ Back to Conventions Page ] [ Back to Memory Page ] [ Main Page ]